riscv64: Update ISA Tests

afonso360 · May 27, 2024 · 58a8e75 · 58a8e75
1 parent e33745c
commit 58a8e75
Show file tree

Hide file tree

Showing 10 changed files with 193 additions and 193 deletions.
diff --git a/cranelift/filetests/filetests/isa/riscv64/bitops.clif b/cranelift/filetests/filetests/isa/riscv64/bitops.clif
@@ -1442,7 +1442,7 @@ block0(v0: i128, v1: i8):
 ;   sub a3,a3,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a3
-;   select a3,zero,a0##condition=(a5 eq zero)
+;   select a3,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a3,a5
 ;   li a3,64
@@ -1457,10 +1457,10 @@ block0(v0: i128, v1: i8):
 ;   sub a3, a3, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a3
-;   bnez a5, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a3, a0
+;   j 8
+;   mv a3, zero
 ;   sll a5, a1, a5
 ;   or a5, a3, a5
 ;   addi a3, zero, 0x40
@@ -1488,7 +1488,7 @@ block0(v0: i128, v1: i128):
 ;   mv a4,a5
 ;   sll a5,a4,a0
 ;   srl a3,a4,a3
-;   select a3,zero,a3##condition=(a0 eq zero)
+;   select a3,a3,zero##condition=(a0 ne zero)
 ;   sll a0,a1,a0
 ;   or a4,a3,a0
 ;   li a3,64
@@ -1531,7 +1531,7 @@ block0(v0: i128, v1: i8):
 ;   li a3,64
 ;   sub a3,a3,a4
 ;   sll a5,a1,a3
-;   select a3,zero,a5##condition=(a4 eq zero)
+;   select a3,a5,zero##condition=(a4 ne zero)
 ;   srl a5,a0,a4
 ;   or a5,a3,a5
 ;   li t0,64
@@ -1546,10 +1546,10 @@ block0(v0: i128, v1: i8):
 ;   addi a3, zero, 0x40
 ;   sub a3, a3, a4
 ;   sll a5, a1, a3
-;   bnez a4, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a4, 0xc
 ;   mv a3, a5
+;   j 8
+;   mv a3, zero
 ;   srl a5, a0, a4
 ;   or a5, a3, a5
 ;   addi t0, zero, 0x40
@@ -1581,7 +1581,7 @@ block0(v0: i128, v1: i128):
 ;   li a3,64
 ;   sub a3,a3,a5
 ;   sll a3,a1,a3
-;   select a3,zero,a3##condition=(a5 eq zero)
+;   select a3,a3,zero##condition=(a5 ne zero)
 ;   srl a4,a0,a5
 ;   or s11,a3,a4
 ;   li a3,64
@@ -1640,7 +1640,7 @@ block0(v0: i128, v1: i8):
 ;   li a3,64
 ;   sub a3,a3,a4
 ;   sll a5,a1,a3
-;   select a3,zero,a5##condition=(a4 eq zero)
+;   select a3,a5,zero##condition=(a4 ne zero)
 ;   srl a5,a0,a4
 ;   or a5,a3,a5
 ;   li a0,64
@@ -1658,10 +1658,10 @@ block0(v0: i128, v1: i8):
 ;   addi a3, zero, 0x40
 ;   sub a3, a3, a4
 ;   sll a5, a1, a3
-;   bnez a4, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a4, 0xc
 ;   mv a3, a5
+;   j 8
+;   mv a3, zero
 ;   srl a5, a0, a4
 ;   or a5, a3, a5
 ;   addi a0, zero, 0x40
@@ -1699,7 +1699,7 @@ block0(v0: i128, v1: i128):
 ;   li a3,64
 ;   sub a3,a3,a5
 ;   sll a3,a1,a3
-;   select a3,zero,a3##condition=(a5 eq zero)
+;   select a3,a3,zero##condition=(a5 ne zero)
 ;   srl a4,a0,a5
 ;   or s11,a3,a4
 ;   li a3,64

diff --git a/cranelift/filetests/filetests/isa/riscv64/ishl-const.clif b/cranelift/filetests/filetests/isa/riscv64/ishl-const.clif
@@ -362,7 +362,7 @@ block0(v0: i128):
 ;   sub a2,a2,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a2
-;   select a2,zero,a0##condition=(a5 eq zero)
+;   select a2,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a2,a5
 ;   li a2,64
@@ -378,10 +378,10 @@ block0(v0: i128):
 ;   sub a2, a2, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a2
-;   bnez a5, 0xc
-;   mv a2, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a2, a0
+;   j 8
+;   mv a2, zero
 ;   sll a5, a1, a5
 ;   or a5, a2, a5
 ;   addi a2, zero, 0x40
@@ -409,7 +409,7 @@ block0(v0: i128):
 ;   sub a2,a2,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a2
-;   select a2,zero,a0##condition=(a5 eq zero)
+;   select a2,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a2,a5
 ;   li a2,64
@@ -425,10 +425,10 @@ block0(v0: i128):
 ;   sub a2, a2, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a2
-;   bnez a5, 0xc
-;   mv a2, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a2, a0
+;   j 8
+;   mv a2, zero
 ;   sll a5, a1, a5
 ;   or a5, a2, a5
 ;   addi a2, zero, 0x40
@@ -456,7 +456,7 @@ block0(v0: i128):
 ;   sub a2,a2,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a2
-;   select a2,zero,a0##condition=(a5 eq zero)
+;   select a2,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a2,a5
 ;   li a2,64
@@ -472,10 +472,10 @@ block0(v0: i128):
 ;   sub a2, a2, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a2
-;   bnez a5, 0xc
-;   mv a2, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a2, a0
+;   j 8
+;   mv a2, zero
 ;   sll a5, a1, a5
 ;   or a5, a2, a5
 ;   addi a2, zero, 0x40
@@ -503,7 +503,7 @@ block0(v0: i128):
 ;   sub a2,a2,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a2
-;   select a2,zero,a0##condition=(a5 eq zero)
+;   select a2,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a2,a5
 ;   li a2,64
@@ -519,10 +519,10 @@ block0(v0: i128):
 ;   sub a2, a2, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a2
-;   bnez a5, 0xc
-;   mv a2, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a2, a0
+;   j 8
+;   mv a2, zero
 ;   sll a5, a1, a5
 ;   or a5, a2, a5
 ;   addi a2, zero, 0x40
@@ -552,7 +552,7 @@ block0(v0: i128):
 ;   sub a3,a3,a2
 ;   sll a5,a0,a2
 ;   srl a3,a0,a3
-;   select a3,zero,a3##condition=(a2 eq zero)
+;   select a3,a3,zero##condition=(a2 ne zero)
 ;   sll a0,a1,a2
 ;   or a2,a3,a0
 ;   li a3,64

diff --git a/cranelift/filetests/filetests/isa/riscv64/ishl.clif b/cranelift/filetests/filetests/isa/riscv64/ishl.clif
@@ -356,7 +356,7 @@ block0(v0: i128, v1: i8):
 ;   sub a3,a3,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a3
-;   select a3,zero,a0##condition=(a5 eq zero)
+;   select a3,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a3,a5
 ;   li a3,64
@@ -371,10 +371,10 @@ block0(v0: i128, v1: i8):
 ;   sub a3, a3, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a3
-;   bnez a5, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a3, a0
+;   j 8
+;   mv a3, zero
 ;   sll a5, a1, a5
 ;   or a5, a3, a5
 ;   addi a3, zero, 0x40
@@ -400,7 +400,7 @@ block0(v0: i128, v1: i16):
 ;   sub a3,a3,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a3
-;   select a3,zero,a0##condition=(a5 eq zero)
+;   select a3,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a3,a5
 ;   li a3,64
@@ -415,10 +415,10 @@ block0(v0: i128, v1: i16):
 ;   sub a3, a3, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a3
-;   bnez a5, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a3, a0
+;   j 8
+;   mv a3, zero
 ;   sll a5, a1, a5
 ;   or a5, a3, a5
 ;   addi a3, zero, 0x40
@@ -444,7 +444,7 @@ block0(v0: i128, v1: i32):
 ;   sub a3,a3,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a3
-;   select a3,zero,a0##condition=(a5 eq zero)
+;   select a3,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a3,a5
 ;   li a3,64
@@ -459,10 +459,10 @@ block0(v0: i128, v1: i32):
 ;   sub a3, a3, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a3
-;   bnez a5, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a3, a0
+;   j 8
+;   mv a3, zero
 ;   sll a5, a1, a5
 ;   or a5, a3, a5
 ;   addi a3, zero, 0x40
@@ -488,7 +488,7 @@ block0(v0: i128, v1: i64):
 ;   sub a3,a3,a5
 ;   sll a4,a0,a5
 ;   srl a0,a0,a3
-;   select a3,zero,a0##condition=(a5 eq zero)
+;   select a3,a0,zero##condition=(a5 ne zero)
 ;   sll a5,a1,a5
 ;   or a5,a3,a5
 ;   li a3,64
@@ -503,10 +503,10 @@ block0(v0: i128, v1: i64):
 ;   sub a3, a3, a5
 ;   sll a4, a0, a5
 ;   srl a0, a0, a3
-;   bnez a5, 0xc
-;   mv a3, zero
-;   j 8
+;   beqz a5, 0xc
 ;   mv a3, a0
+;   j 8
+;   mv a3, zero
 ;   sll a5, a1, a5
 ;   or a5, a3, a5
 ;   addi a3, zero, 0x40
@@ -534,7 +534,7 @@ block0(v0: i128, v1: i128):
 ;   mv a4,a5
 ;   sll a5,a4,a0
 ;   srl a3,a4,a3
-;   select a3,zero,a3##condition=(a0 eq zero)
+;   select a3,a3,zero##condition=(a0 ne zero)
 ;   sll a0,a1,a0
 ;   or a4,a3,a0
 ;   li a3,64