实现经典通信算法的FPGA硬件加速方案 | FPGA implementation of fundamental communication algorithms
基于我在大二学习大三专业课“DSP与FPGA原理”,遇到了一位做FPGA相关教授,想要进入他的实验室学习,他给我出了以下算法的matlab代码,让我在FPGA上实现
- 2ASK
- 2FSK
- 2PSK
- 4ASK
- 16QAM
- 64QAM
- 802_11b
- BPSK
- ieee802_11a
- ieee802_11n
- OFDM
- QPSK
本项目旨在构建可综合的通信算法Verilog IP核库,为以下场景提供硬件加速解决方案:
- 无线通信系统原型验证
- 通信原理教学实验平台
- 卫星通信基带处理
- 软件定义无线电(SDR)硬件加速
资源类型 | 数量/容量 | 备注 |
---|---|---|
逻辑单元 (LE) | 10,320 | 每个LE包含1个4输入LUT和1个触发器 |
存储块 (M9K) | 46 | 每个M9K块包含9,216位(含校验位) |
乘法器 (18×18) | 23 | 支持有符号/无符号乘法运算 |
全局时钟网络 | 10 | 支持全局时钟分配 |
用户I/O引脚 | 179 | 支持多种I/O标准 |
PLL | 4 | 支持时钟倍频、分频和相移 |
封装类型 | FBGA | 256引脚 |
工作温度 | 商业级 (0°C~85°C) | |
速度等级 | 8 | 表示器件性能等级 |
工艺节点 | 60nm | 低功耗设计 |
git clone https://github.com/KOSHM-Pig/communication-algorithm-onFPGA.git
cd communication-algorithm-onFPGA/2ASK
本仓库每个算法项目文件夹的结构如下:(例2ASK)
- 2ASK
- doc (开发原理文档 包含波形图等信息)
- quartus_prj (quartus ii 项目文件夹)
- matlab (Matlab 仿真文件)
- rtl (Verilog代码文件)
- sim (仿真代码文件)
- 2025.2.22 实现 2ASK 调制解调算法